DRAM与CPU的连接

    DRAM与CPU的连接 

    比起SRAM，DRAM与CPU相连时需要多考虑两点，一是刷新，二是行、列地址分时传送。
 
    2164是“×l位”结构，每8片可组成64 KB的存储空间。一组中每片的数据输入线和数据输出线应连在一起，再分别和CPI．7的相应的一根数据线相连；8片的RAS、CAS、WE分别连在一起，用来同时对8片进行操作。 

    因为2164内部的行地址和列地址是分别锁存的，所以应将行地址和列地址分时送出，图中的行／列多路器用来完成此功能。又由于2164是DRAM，需要刷新，所以用刷新多路器对CPU正常读／写的行地址和刷新用的行地址进行选择。刷新行地址是由刷新时钟对刷新计数器计数产生。 

    这里突出了行、列地址分时送出及刷新行地址的产生。至于RAS和CAS的产生，和sRAM有相同之处，即除了进行片内寻址的低位地址线(A15～A0)外，由高位地址进行译码产生，但要考虑RAS和CAS的时序配合问题。 

    上面分析了和动态RAM相连从原理上需要外加的电路。实际上，这些电路早已被包括在集成化的动态RAM控制器中。例如，Intel 8203就是用来支持8086／8088 CPU和2164、2118(16 K×1位)等DRAM相连的控制器。在现代微型计算机中，动态RAM控制器被集成在称为控制芯片组的逻辑中。